ムーアの法則（半導体チップに集積されるトランジスター数が約2年で2倍近く増えるとする経験則）はシリコンができることの物理的限界に直面し、失速している。現在、新種のトランジスター設計でムーアの法則が延命しそうではあるが、半導体チップ産業はすでにムーアの法則が完全に無効化した後の計画を立てている。
半導体チップの設計が現在直面している問題は、悲しいことに、物理学そのものだ。シリコンでは、ゲート（電子の流れを制御するスイッチをオン・オフするトランジスターの部品）が7nm（ナノメートル）以下のトランジスターは作れないのだ。ゲートを現在よりもほんの少しでも小さく作ると、「量子トンネル現象」によって電子がトランジスター間を行き来してしまい、トランジスターのスイッチがオフなのに、オン状態になるといった不具合が生じる。
この現象はムーアの法則の理論上の限界だ。しかし今、昨年版の「MIT Technology Review 世界を変える35人」に選出したアリ・ジャヴィが率いるローレンス・バークレー国立研究所の研究者が「世界最小トランジスター」を製作した。
研究者がサイエンス誌に発表した成果によれば、このデバイスはカーボン・ナノチューブと二硫化モリブデンで製造されたプロセス・スケールわずか1nmのトランジスターだ。感動的な精緻さの達成により、少なくとも原理上は、半導体チップ上にシリコンよりも多くの小さなスイッチを集積できる。なお、最先端の半導体チップのプロセススケールは14nmであり、さらに10nmの半導体チップも開発中だ。
ただし、結果的には、新手法は実現可能な製品からはほど遠い、構想の証明に過ぎない。ナノチューブ・トランジスターをプロセッサーとして使うには、1つの半導体チップ上に正確に機能する何十億個ものスイッチを集積しなければならない。不可能ではないが、性能に見合わないほど高額な費用がかかるだろう。
確かに、半導体チップ産業はトランジスターがこれ以上小さくならないことを覚悟している。今年前半、インテル、AMD、グローバルファウンドリーズなどが参入している半導体産業協会は、2021年までにトランジスターをこれ以上小さくすることが経済的に非効率になると発表した。その代わり、半導体チップは異なる方向に変化するだろう。
半導体チップは、すでになんでも高速に処理できる汎用型製品から、特定の分野に専門化して進化しており、プロセッサー産業は群雄割拠の時代に突入している。インテルはコンピュータービジョン処理専門の半導体チップを製造するモビディアスを最近買収し、一方でエヌビディアは、機械学習の利用を切望する産業向けにAI専門の半導体チップを販売している。
さらに効率的な半導体チップの設計は計算速度を高め、電気消費量を下げる。たとえばマイクロソフトとインテルは人工知能アルゴリズムの実行をさらに効率化するFPGA（再構成可能な半導体チップ）の開発を進めている。日本の通信・インターネット企業のソフトバンクは、イギリスの半導体チップ設計会社ARMを最近買収し、ARMの非常に成功した低電力チップを手に入れた。勃興するIoT製品の処理能力を担っているのがARM製の半導体チップだ。
専門性のないプロセッサーは、処理能力を高めるために、製造方法を変える傾向がある。半導体チップは、たとえばトランジスターの密度を向上させるために、多層の回路構成をますます採用するだろうし、もしかしたら、同じ目的を達成するためにバークレー研究所の輝かしい成果により、半導体チップがさらに小さくなるかもしれない。
（関連記事：Science, “ムーアの法則終了 米半導体業界団体が認める,” “Moore’s Law Is Dead. Now What?,” “ソフトバンクのARM買収で インテル困ってる,” “Intel Buys the Company That Gives Machines “The Power of Sight”,” “The Man Selling Shovels in the Machine-Learning Gold Rush”）